This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

SEMICONDUCTOR DEVICE

Patent Number:

JP1071162

Publication date:

1989-03-16

Inventor(s):

WATANABE MASAYUKI; others: 02

Applicant(s)::

HITACHI LTD; others: 01

Requested Patent:

□ JP1071162

Application Number: JP19870226307 19870911

Priority Number(s):

IPC Classification:

H01L23/52; H01L21/60

EC Classification:

Equivalents:

JP2642359B2

Abstract

PURPOSE:To assure high density packaging together with the improvement of reliability by superimposing on a substrate two or more of tape carrier packages, each of which is modified to realize the superimposed packaging of tape carrier packages.

CONSTITUTION:A upper tape carrier package 8a is one having a lead pattern 2 shown by A and a lower tape carrier package 8b is one having a lead pattern 2 shown by B. In A, a upper right end leads 2a are disposed in parallel to the remaining leads 2b. In B, the upper right end leads 2a are bent at a right angle. the packages 8a, 8b are superimposed on a packaging substrate 9, for packaging thereof. This improves other. Hereby, reliability is improved.

Data supplied from the esp@cenet database - 12

THIS PAGE BLANK (USPTO)

19日本国特許庁(JP)

10 特許出頭公開

⁽¹⁾ 公 開 特 許 公 報 (A)

昭64-71162

@Int_Cl_4

識別記号

厅内整理番号

母公開 昭和64年(1989) 3月16日

H 01 L 23/52 21/60

C-8728-5F R-6918-5F

審査請求 未請求 発明の数 1 (全5頁)

②特 顋 昭62-226307

登出 顕 昭62(1987)9月11日

^{②発} 明 者 渡 辺 昌 行 千葉県茂原市早野3681番地 日立デバイスエンジニアリン グ株式会社内

位発 明 者 管 野 利 夫 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

①発明者若島
喜昭
東京都小平市上水本町1450番地株式会社日立製作所武蔵
工場内

⑪出 頭 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 ⑪出 頭 人 日立デバイスエンジニ 千葉県茂原市早野3681番地

^{出 関} 人 日立デバイスエンジニ 千葉県茂原市早野3681番地 アリング株式会社

⑫代 理 人 弁理士 小川 勝男 外1名

明 組 48

- 1. 発明の名称 半導体装置
- 2. 特許滑求の範囲
 - 1. 各リードパターンの一部を当該テープキャリ アパッケージの重ね実装が可能なように変更し た二以上のテープキャリアパッケージを、実装 用基板上に重ね実装して成ることを特徴とする 半導体装置。
 - 2. 変更したリードバターンの一部が、テープキャリアパッケージ内チップセレクト信号用のリードである、特許請求の範囲第1項記載の半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はテープキャリアの重ね実装技術に関する。

〔従来の技術〕

半導体素子の組込技術の一つに、テープキャリ ア方式がある。この方式は、フィルムキャリアあ るいはTAB(Tape Automated Bonding)方式などとも称されている。この方式は、及尺のスプロケットホール(パーフォレーションホール))との告題サーブに半導体では、サーブに半導体では、当該ナーブは半半を連続的に半導をでは、当該ナーアとは、ボールを持つの電極にメリートがもので、例にスリットホールとディルをで、ので、個にスリットが成立れたを通信にスリットが関が出まれた。で、例にスリットを受けるに送り用のスプロケットルとをが対象により用のスプロケットルとをが対象により用のスプロケットとをがある。

なお、当数テープキャリアについて述べた文献の例としては、マックグロウーヒルブックカンパニージャペン (Mc Graw-Hill Book Company Japan)社刊1983年コピーライト「VLSITECHNOLOGY」p558があげられる。

[発明が解決しようとする問題点]

しかるに、従来のテーブキャリアに合っては、 1品ほ1レイアウトとなっており、同じリードパ メーンを持っているために同品種のテープキャリ アを重ねて実装用基板に実装することができない。

そのため、高密度に実装しようとしたら、実装用基板上に同品種のテープキャリアと並べて配設 することが必要となり、プリント配線基板などの 実装用基板表面の配線を複雑化させ、斯磁なども 生じ易くなり、その信頼性を低下させることになる。

本発明はかかる従来技術の有丁る欠点を解析することのできる技術を提供することを目的と丁る。

本発明の前配ならびにそのほかの目的と新規な 特徴は、本明細書の記述および忝付図面からあき らかになるであろう。

[問題点を解決するための手段]

本 戯において関示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

本発明では、同一種の複数のテープキャリアに

並行に設けられているのに対し、第1回回では、 図示上右端のリード2 aが、直角に折れ曲った形 となっている。このデペイスホール1内には、図 示していないが半導体業子が超込みされ、第1図 のでは図示上右端のリード2 aが当該デパイスホ ール1内に組込した半導体業子(チップ)のチッ ブセレクト信号用のリードとなっており、また、 第1図回では上右端の直角に折れ曲ったリード 2 aが同様にチップセレクト信号用のリードとなっている。

第1図(C)は、このように各リードパターン2の一部リード2aを変更したテープキャリアを重ね実施した様子を概念的に示したもので、図示上右端部のリード2aは、重ね実施された上部のテップの当該テップセレクト信号の入出力をつかさどり、また、図示上右端部のリード2aに隣接したリード2aは、重ね実施された下部のテップの当該ナップセレクト信号の入出力をつかさどるようになっている。

他のリード2 bは、各テップに共通の入出力路

おいて、各テープキャリアの各リードパターンの一部を変更したものを用意する。この変更は、例えばチャプセレクト信号のリードのみとする。そして、このようにリードパターンの一部が変更されたテープキャリアを実装用書板に重ね実装する。 【作用】

上記のように、重ね実装しようとするテープキャリアの各リードパターンの一部は重ね実装可能なように変更されているので、テープキャリアの重ね実装が可能で、そのため高密度実装が可能で、記録も簡略化され、信頼性も向上させることができる。

[実施例]

次に、本発明の契施例を図面に基づき以明する。 第1図は本発明の実施例を示す原理図で、プラステックフィルムテーブに穿散されたデバイスホール1内には当該フィルムテーブ上に形成された リードパターン2の一部が突出している。また、 当該リードパターン2のうち、図示上右端のリード2aが、第1図(A)では投りのリード2bに対し

子となっている。第2回は、第1回Wのテープキャリアの詳細を示したもので、また、第3回は第1回回のテープキャリアの詳細を示す。

これら図に示すように、ブラスチックフィルム テープ3の両端部には、当数テープ3の送りおよび位置合せ用の複数のスプロケットホール4が通 宜聞隔を置いて孔数され、また、当数テープ3の 中央部には半導体素子を組込むためのデパイスホール1が建設され、当数デパイスホール1内に失 出したリードパターン2の先端部に、図示のよう にチップ5をフェイスダウンポンディング(ギャングポンディング)により扱合する。

この接合は、チップ5の電極部にパンプ6を形成して、熱圧潜法により行われるが、リードパターン2 何にパンプ6を形成して同様に行ってもよい。当該チップ5のポンディング(インナーリードボンディング)後に、第4 図断面図に示すように、対止樹脂をポッティングして樹脂針止部7を形成して対止を行なう。

このように対止されたテープキャリアパッケー

ジ8を、第5図に示すように実協用基根9上に重ね実装する。

第 5 図にて、上部テープキャリアバッケージ8a は、第 1 図似に示すリードバターン 2 をもつテー ブキャリアパッケージで、また、下部テープキャ リアパッケージ 8 b は第 1 図图に示すリードパタ ーン 2 をもつテープキャリアパッケージである。

本発明に使用されるプラステッタフィルムテーブは、例えばポリイミド系樹脂フィルムを通道艦にスリットされたものにより構成される。リードパターン2は、当該フィルムテーブ上に例えば銅箔をラミネートし、ホトレジスト技能やエッテング技術を用いて形成することができ、各テープキャリアパッケージ8 a , 8 b に応じてその一部レイアクトを変更するようにする。

半導体条子(チップ)5は、例えばシリコン単結晶蓄板から成り、周知の技術によってこのチップ内には多数の回路条子が形成され、1つの回路 後能が与えられている。回路業子の具体例は、例 えばMOSトランジスタから成り、これらの回路

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その委旨を途脱しない範囲で復々変更可能であることはいうまでもない。

例えば、上記実施例ではテープキャリアパッケージを実装用 基板上に二値重ね実装する例を示したが、三個以上重ねることができ、場合により実 装用 基板の両面にそれぞれ重ね実装することもできる。

[発明の効果]

本職において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下配のとおりである。

本発明によればテープキャリアにおいて高密度 実装を可能とし、配線上も有利で信頼性の向上し た半導体装置を提供することができた。

4. 図面の簡単な説明

第1日のW~CIはそれぞれ本発明の実施例を示す は理図、 果子によって、例えば論理回路およびメモリの回 路機能が形成されている。

パンプ 6 は、例えば金(Au)パンプによりは 似される。

封止に使用されるポッティング樹脂には、例えばエポキン樹脂を主体としたポッティング液が用いられる。

実装用 基根 9 は、例えばブリント配線 基板により構成される。

本発明によれば、上記実施例に示すように、各リードパターン2の一部リード2aを変更することにより、二個のテープキャリアパッケージ8a。8bを実装用基板9上に重ね実装することが可能となり、実装用基板9上に重な殴ける場合に、サールのでき、またしーンの実装できるように対して、できないできない。8bを定めてき、またしーンには配線をして、複雑化するのに対し配線が通りである。簡単化容与する点大である。

第2回は本発明の実施例を示す要部平面図、


第3図は本発明の実施例を示す要部平面図、


第4図は本発明の実施例を示す断面図、


第5回は本発明の実施例を示す断面図である。 1…デパイスホール、2…リードパターン、2a …変更リード、2b…共通リード、3…プラスチックフィルムテーブ、4…スプロケットホール、 5…半導体業子(チップ)、6…パンプ、7…樹 脂對止部、8,8a,8b…テープキャリアパッケーツ、9…実袋用基板。

代理人 弁理士 小川 勝 男









THIS PAGE BLANK (USPTO)